

数字逻辑与数字系统

第二章 组合逻辑

内容

- 概述
- 组合逻辑分析
- 组合逻辑设计
- 组合逻辑电路的等价变换
- 数据选择器与分配器
- 译码器和编码器
- 数据比较器和加法器
- 奇偶校验器

概述

- 数字系统是由具有各种功能的逻辑部件组成的，这些逻辑部件按其结构可分为组合逻辑电路和时序逻辑电路两大类型。
- 由各种门电路组合而成且无反馈的逻辑电路，称为组合逻辑电路，简称组合逻辑。
- 本章介绍组合逻辑的分析方法和设计方法。在此基础上介绍常用的组合逻辑功能构件，它们在工程应用中非常有用。

2.1 组合逻辑分析

- 组合逻辑电路在结构上不存在输出到输入的反馈通路，因此输出状态不影响输入状态。
- 组合逻辑电路的特点是：任意时刻的输出状态取决于该时刻输入信号的状态，而与信号作用前电路的状态无关。
- 所谓组合逻辑分析，就是根据已知逻辑电路图，找出组合逻辑电路的输入与输出关系，确定在什么样的输入取值组合下对应的输出为1。
- 组合逻辑电路分析的一般过程可以是：阅读组合逻辑电路图→列写布尔表达式、列出真值表、画出数字波形图→指出电路的逻辑功能。

2.1 组合逻辑分析


- 实际分析时不一定按照上述步骤按部就班进行。
 - 对于较简单的逻辑电路，可以通过“**逐级电平推导**”法由电路直接推知其逻辑功能。
 - 对于较复杂的逻辑电路，一般只要列出**逻辑表达式**，便可从表达式推知该电路所能实现的逻辑功能。
 - 只有在迫不得已的情况下，才需要列出**真值表**，并从真值表中推知它的逻辑功能。

§2.1 组合逻辑的分析

§ 2.1.1 分析方法:

已知逻辑电路，找出输出函数与输入变量间的逻辑关系。

分析步骤:



2.1 组合逻辑分析

- 逐级电平推导法

- 逐级电平推导法，是先假定输出为某一值(逻辑1或0)，然后逐级向前推导，直到推得输入的值。

【例1】 分析图2.1(a)所示电路的逻辑功能。




图 2.1 例 1 给定的逻辑电路

【例1】

分析图2.1(a)所示电路的逻辑功能。




图 2.1 例 1 给定的逻辑电路

解：

欲使 $F = 1$ ，根据与非门的逻辑功能，门3的输入 x_1 和 x_2 应满足 $x_1 = 0$ 或 $x_2 = 0$

进一步向前推导，要使 $x_1 = 0$ ，门1的输入应满足 $A = 1, B = 1$

同理，要使 $x_2 = 0$ ，门2的输入应满足 $\bar{A} = 1 (A=0)$ ， $\bar{B} = 1 (B=0)$

图2.1(a) 所示电路的逻辑功能是：当输入A、B都为1或都为0时，输出F为1，否则 F为0。这是一个判别两个输入 A 和 B 是否相等的逻辑电路。

根据同或门的逻辑功能，图2.1(a) 所示电路可用一个同或门来代替，如图2.1(b)所示。

2.1 组合逻辑分析

- 列写布尔表达式法

【例2】 指出图2.2(a)所示电路的逻辑功能。




图 2.2 例 2 给定的逻辑电路

解： 电路采用逐级电平推导法不太方便，故写出它们的布尔表达式进行分析。其布尔表达式为

$$F = (\overline{A} \overline{B} \overline{C})C + \overline{A} \overline{B} \overline{C} + D$$

【例2】 指出图2.2(a)所示电路的逻辑功能。

解： 电路采用逐级电平推导法不太方便，故写出它们的布尔表达式进行分析。其布尔表达式为

$$F = (\overline{\overline{A}} \overline{\overline{B}} \overline{\overline{C}})C + \overline{\overline{A}} \overline{\overline{B}} \overline{\overline{C}} + D$$

利用德摩根定律展开后，

$$\begin{aligned} F &= (\overline{\overline{A}} + \overline{\overline{B}} + \overline{\overline{C}}) C + \overline{\overline{A}} + \overline{\overline{B}} + \overline{\overline{C}} + D \\ &= AC + BC + CC + A + B + C + D && (C \cdot C = C) \\ &= AC + BC + C + A + B + C + D && (C + C = C) \\ &= C(A + B + 1) + A + B + D && (A + B + 1 = 1) \\ &= A + B + C + D \end{aligned}$$

简化后的电路是一个4输入的或门，见图2.2(b)所示，它与原来的电路是逻辑等价的。但其优点是减少了门的数目(原来7个，现在1个，且提高了信号传输的速度(从5级门的延迟变为1级门延迟)。

2.1 组合逻辑分析

- 数字波形图分析法

【例3】 图2.3(a)所示的逻辑电路有A, B, C, D四个变量, 输入波形如图2.3(b)所示。画出 X_1 , X_2 , X_3 , X_4 及最后输出 F 的数字波形图。





图 2.3 例 3 给定的逻辑电路

- 数字波形图分析法

- 这种方法是对逻辑门的所有输入变量施以输入波形, 逐级画出各个门电路的输出波形, 乃至画出最后的输出波形。事实上, 这种方法与用示波器测量门电路数字波形的的方法相一致。



(b)




图 2.3 例 3 给定的逻辑电路

2.1 组合逻辑分析

- 列写逻辑电路真值表法

【例4】 分析图2.4所示电路的逻辑功能。




图 2.4 例 4 给定的逻辑电路

【例4】 分析图2.4所示电路的逻辑功能。

解：该电路比较复杂，因而要一次写出它的输出函数表达式比较困难，故可从输入端开始，逐级分别写出，然后再写出总的输出表达式，如图2.4所示。于是求得：

$$F = \overline{\overline{(A \oplus B)(B \oplus C)} \cdot (\overline{A} + \overline{B} + A + C)}$$

利用德摩根定律展开后，

$$\begin{aligned} F &= (A \oplus B)(B \oplus C) + (\overline{A} + \overline{B})(A + C) \\ &= (A\overline{B} + \overline{A}B)(B\overline{C} + \overline{B}C) + (\overline{A} + \overline{B})(A + C) \\ &= A\overline{B}C + \overline{A}B\overline{C} + \overline{A}C + A\overline{B} + \overline{B}C \\ &= \overline{A}B\overline{C} + \overline{A}C + A\overline{B} + \overline{B}C \\ &= \overline{A}B\overline{C} + \overline{A}C(\overline{B} + B) + A\overline{B}(C + \overline{C}) + (A + \overline{A})\overline{B}C \\ &= \overline{A}B\overline{C} + \overline{A}\overline{B}C + \overline{A}BC + A\overline{B}C + A\overline{B}\overline{C} + A\overline{B}C + \overline{A}\overline{B}C \\ &= \overline{A}\overline{B}C + \overline{A}B\overline{C} + \overline{A}BC + A\overline{B}\overline{C} + A\overline{B}C \\ &= A\overline{B}\overline{C} + A\overline{B}C + \overline{A}BC + \overline{A}B\overline{C} + \overline{A}\overline{B}C + A\overline{B}C \\ &= A\overline{B} + \overline{A}B + \overline{B}C \end{aligned}$$

由此看出，原来的电路不是最简的，它可以用改进的电路来代替，读者可根据最后表达式自行画出。

【例4】 分析图2.4所示电路的逻辑功能。

$$\begin{aligned} F &= (A \oplus B)(B \oplus C) + (\bar{A} + \bar{B})(A + C) \\ &= (A\bar{B} + \bar{A}B)(B\bar{C} + \bar{B}C) + (\bar{A} + \bar{B})(A + C) \\ &= A\bar{B}C + \bar{A}B\bar{C} + \bar{A}C + A\bar{B} + \bar{B}C \\ &= \bar{A}B\bar{C} + \bar{A}C + A\bar{B} + \bar{B}C \\ &= \bar{A}B\bar{C} + \bar{A}C(\bar{B} + B) + A\bar{B}(C + \bar{C}) + (A + \bar{A})\bar{B}C \\ &= \bar{A}\bar{B}C + \bar{A}B\bar{C} + \bar{A}BC + A\bar{B}\bar{C} + A\bar{B}C \\ &= A\bar{B} + \bar{A}B + \bar{B}C \end{aligned}$$

表 2.1 例 4 的真值表

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0


表达式倒数第二行变成最小项相加形式，可得出表2.1所示的真值表。由表可知，当输入 ABC 为001, 010, 011, 100, 101时，输出 F 为 1，否则， F 为0。

例2 分析图示电路的逻辑功能

$$\begin{aligned} F &= \overline{\overline{ABC} A + \overline{ABC} B + \overline{ABC} C} \\ &= \overline{ABC(A + B + C)} \\ &= ABC + \overline{A} \overline{B} \overline{C} \end{aligned}$$


判一致电路

可用于判断三个输入端的状态是否一致



ABC	F
000	1
001	0
010	0
011	0
100	0
101	0
110	0
111	1

例3 分析图示电路的逻辑功能




ABC	Y
000	0
001	0
010	0
011	1
100	0
101	1
110	1
111	1

$$Y = \overline{Y_1 Y_2 Y_3} = \overline{\overline{AB} \overline{BC} \overline{AC}}$$
$$= AB + BC + AC$$

三人表决电路

例4 S3、S2、S1、S0为控制输入端，说明 F 的逻辑功能




$$F_1 = A + BS_0 + \overline{BS}_1$$

$$F_2 = \overline{ABS_2 + A\overline{BS}_3}$$

有控制端时：写出控制信号与F（表达式）的真值表。

$$F = F_1F_2 = \overline{A + BS_0 + \overline{BS}_1} \cdot \overline{ABS_2 + A\overline{BS}_3}$$



由S1、S0控制输出

$$F = F_1 F_2$$

$$= A + BS_0 + \overline{BS_1} \bullet \overline{ABS_2} + \overline{A\overline{BS_3}}$$


$S_3 S_2 S_1 S_0$	F	$S_3 S_2 S_1 S_0$	F
0000	$F = \overline{A}$	1000	$F = \overline{A}$
0001	$F = \overline{A} \overline{B}$	1001	$F = \overline{A} \overline{B}$
0010	$F = \overline{A} B$	1010	$F = \overline{A} B$
0011	$F = 0$	1011	$F = 0$
0100	$F = \overline{A}$	1100	$F = \overline{A}$
0101	$F = \overline{A} \overline{B}$	1101	$F = \overline{A} \overline{B}$
0110	$F = \overline{A} B$	1110	$F = \overline{A} B$
0111	$F = 0$	1111	$F = 0$

只允许一个输入端为1

编码器

decimal-to-BCD encoder

9 8 7 6 5 4 3 2 1	$A_3 A_2 A_1 A_0$
0 0 0 0 0 0 0 0 1	0 0 0 1
0 0 0 0 0 0 0 1 0	0 0 1 0
0 0 0 0 0 0 1 0 0	0 0 1 1
0 1 0 0 0 0 0 0 0	1 0 0 0
1 0 0 0 0 0 0 0 0	1 0 0 1




$$A_0 = i_1 + i_3 + i_5 + i_7 + i_9$$

$$A_1 = i_2 + i_3 + i_6 + i_7$$

$$A_2 = i_4 + i_5 + i_6 + i_7$$

$$A_3 = i_8 + i_9$$

分析如下电路的功能，列出真值表。



四选一选择器

输入		输出
A_1	A_0	F
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3

$$F = Y_0 + Y_1 + Y_2 + Y_3$$

$$F = (\bar{A}_1 \bar{A}_0) D_0 + (\bar{A}_1 A_0) D_1 + (A_1 \bar{A}_0) D_2 + (A_1 A_0) D_3$$

2.1 组合逻辑分析

- 组合逻辑中的竞争冒险
 - 前面讨论组合逻辑电路时，都是假定输入和输出信号已处于稳定状态下来分析的。下面讨论信号在状态转换过程中，有些电路出现的一种现象——竞争冒险。
 - 在组合电路中，当逻辑门有两个互补输入信号同时向相反状态变化时，输出端可能产生过渡干扰脉冲的现象称为竞争冒险。




图2.5 产生竞争冒险的组成电路及波形




图2.5 产生竞争冒险的组成电路及波形

例如，图2.5(a)所示电路中，当输入信号A由0变为1时，则与非门2的两个输入信号中，A由0变为1，B则由1变为0。按照电路的表达式，应为

$$F = \overline{AB} = \overline{A} + \overline{B} = \overline{A} + A = 1$$

所以输出F应该恒为1。但是实际F信号却出现了负向窄脉冲，见图2.5(b)。这是因为B是由A经反相器延迟后到达与非门，所以B的变化落后于A的变化。当A上升为高电平时，B还处于高电平状态，存在同时为1的情况，故与非门传输延迟后，F出现了负向过渡性干扰脉冲。

通常把这种两个互补信号同时向相反状态变化的现象称为竞争。




图2.5 产生竞争冒险的组成电路及波形

然而，存在竞争现象的电路不一定都产生过渡干扰脉冲。

例如上例中当信号A由1变为0时，虽然与非门也有向相反状态变化的两个输入信号，但因A先由1变为0，B后由0变为1，它们不存在同时为1的情况，故F恒为1，不会产生干扰脉冲，见图2.5(c)。

可见，电路中有竞争现象只是存在产生过渡干扰脉冲的危险而已，故称其为竞争冒险。


2.1 组合逻辑分析

- 组合逻辑中的竞争冒险


- 综上所述，在组合电路中，由于信号通过门的级数不同，或是因为门电路传输延迟时间有差异，使得某些门的输入端出现了作用时刻不同的两个互补变化的信号，从而使电路的输出可能产生违背稳态下逻辑关系的尖峰脉冲，这就是产生竞争冒险的重要原因之一。
- 在复杂的数字电路中，由于各种因素的随机性，很难判断两个互补信号的先后，**所以只要存在竞争现象，就有可能产生过渡干扰脉冲**。如果电路的负载对尖峰脉冲十分敏感，这样的干扰脉冲就会使负载产生误动作，造成逻辑功能上的错误。因此，**必须采取措施消除竞争冒险现象**。通常采用以下**两种方法**。

2.1 组合逻辑分析

- 组合逻辑中的竞争冒险
 - 加选通脉冲：



(a) 组合逻辑电路



(b) 波形

图2.6 加选通脉冲消除竞争冒险

先来分析图2.6所示组合电路。由该逻辑电路的门1、门2输出加到门3输入端。当 $A = C = 1$ 时，由于 $F = \bar{B} + B$ ，出现了互补变化的信号，所以存在竞争冒险现象。

为此，在接收了输入信号并且电路达到了新的稳态之后，才加入选通脉冲 $P = 1$ ，允许电路输出。这就避免了竞争冒险的影响。引入选通脉冲的组合电路，输出信号只在选通脉冲 $P = 1$ 期间才有效，其波形图见图2.6(b)。选通脉冲法具有通用性。

2.1 组合逻辑分析

- 组合逻辑中的竞争冒险
 - 修改逻辑设计：




图 2.7 修改逻辑设计

当修改逻辑电路，可以消除某些竞争冒险现象。例如上面分析的电路中，当 $A=C=1$ 时，由于 $F = \bar{B} + B$ ，出现了互补变化的信号，所以存在竞争冒险现象。为此，我们可以把表达式变换一下，根据常用布尔公式可知

$$F = A\bar{B} + BC = A\bar{B} + BC + AC$$

上式增加了 AC 项以后，函数关系不变，但当 $A = C = 1$ 时，输出 F 恒为1，不再产生干扰脉冲。修改后的电路如图2.7所示。


$$\begin{aligned}
F &= A\bar{B} + BC + AC \\
&= A\bar{B} + BC + A(B + \bar{B})C \\
&= A\bar{B} + BC + ABC + A\bar{B}C \\
&= A\bar{B} + A\bar{B}C + BC + ABC \\
&= A\bar{B}(1 + C) + BC(1 + A) \\
&= A\bar{B} + BC
\end{aligned}$$

§ 2.1.5 组合逻辑电路的竞争冒险

一、险象的产生的原因


竞争：同一信号经不同路径到达输出门有时间差的现象。

冒险：当有竞争能力的信号发生**变化**时，可能使电路产生了暂时错误输出。




1、竞争冒险（逻辑冒险）

只有一个变量产生变化时出现的冒险。



“1” 冒险 出现正尖脉冲。


两个互补输入信号同时向相反状态变化的情况下-----竞争冒险



"0"冒险 出现负尖脉冲

2. 译码器的竞争冒险（功能冒险）

当有两个或两个以上输入信号同时产生变化时，在输出端产生毛刺。



译码器容易产生毛刺，设计译码逻辑电路时必须十分小心。

利用：

- 使能端在输入稳定后有效，可消除毛刺。
- 格雷码可消除毛刺。

二. 冒险现象判别（逻辑冒险）


1. 代数法

- 1) 检查变量，原、反同时出现；
- 2) 代入 其余变量的取值组合，考察是否冒险。

$$F = A + \bar{A} \quad \text{“0” 冒险}$$

$$F = A \bullet \bar{A} \quad \text{“1” 冒险}$$

$$F = \overline{BC} + AC$$



例

判断 $F = \overline{A}D + \overline{A}C + ABC\overline{C}$ 是否可能出现险象

分析：① 变量A和C均具备竞争条件

② 检查A:

当

$$B = 1$$

$$C = 0$$

$$D = 1$$

时

$$F = A + \overline{A}$$

③ 检查C:

$$F \neq C + \overline{C}$$

∴ C发生变化时不会产生险象.

BCD=101时，出现“0”冒险。

判断 $F = (A+B)(\bar{A}+C)(\bar{B}+C)$ 描述的电路是否可能出现险象

分析：① 变量A、B均具备竞争条件

② 考察A变量：

当

$$B = 0$$

$$C = 0$$

时

$$F = A \cdot \bar{A}$$

∴ 当BC=00时，
电路出现“1”险象

③ 考察B变量：

当

$$A = 0$$

$$C = 0$$

时

$$F = B \cdot \bar{B}$$

∴ 当AC=00时，出现
“1”险象

三、冒险现象的消除

1. 加冗余项法：

$$F = \overline{A}D + \overline{A}C + AB\overline{C}$$


$BCD=101$ 时，出现“0”冒险。

$$F = \overline{A}D + \overline{A}C + AB\overline{C} + B\overline{C}D$$

$BCD=101$ 时， $F=1$ ，消除冒险。

2. 选通法:


取样脉冲仅在输出处于稳定值期间到来，保证输出结果正确，目的是避开冒险。 有严格的时间要求。



3. 输出端加一滤波电容:

电容 ($4\text{pF} \sim 20\text{pF}$) 滤波以减小尖脉冲 (丰富的高频分量) 的幅度。

影响输出波形。



2.1 组合逻辑分析

- 组合逻辑中的竞争冒险
 - 修改逻辑设计：
 - 用增加多余项的办法修改逻辑设计，可以消除一些竞争冒险现象。但是这种方法的适用范围是有限的。
 - 不过，只要通过逻辑设计，使得在信号转换时，电路中各个门的输入端只有一个变量改变状态，则输出就不会出现过渡干扰脉冲，从而消除了竞争冒险现象。
 - 竞争冒险并非都是有害的，第3章中人们利用竞争冒险原理构成了边沿工作的触发器。

2.2 组合逻辑设计

- 组合逻辑设计步骤

- 所谓组合逻辑设计，是指组合逻辑电路的设计，它是根据课题要求确定电路的逻辑功能，画出实现该功能的逻辑电路。
- 可以看出，这是组合逻辑分析的逆过程。
- 进行组合逻辑设计时，其步骤可概括为下列四步：
 1. 逻辑问题的描述。这一步的任务是将设计问题转化为一个逻辑问题或算法问题，也就是用逻辑表达式来描述设计要求。

2.2 组合逻辑设计

- 组合逻辑设计步骤

- 进行组合逻辑设计时，其步骤可概括为下列四步：

2. **逻辑函数的简化**。一般说，由第一步所得到的表达式不是函数的最简式。为使所设计的电路最简单，需要用第一章所介绍的逻辑函数化简方法，**将第一步所得之函数化为最简**，以求得描述设计问题的**最简与-或表达式**。

3. **逻辑函数的变换**。这一步的任务是根据给定的门电路类型，将第二步所得之最简与-或表达式**变换为器件所需形式**，**以便能按此形式直接画出逻辑图**。


2.2 组合逻辑设计

- 组合逻辑设计步骤

- 进行组合逻辑设计时，其步骤可概括为下列四步：

- 4. 画逻辑图，并考虑实际工程问题。包括门电路的扇出系数是否满足集成电路的技术指标，整个电路的传输延迟是否满足设计要求，所设计的电路中是否存在竞争冒险现象等，并最后选定合适的集成电路器件。

根据对电路逻辑功能的要求，设计出满足该逻辑功能的电路，这一过程为逻辑设计或逻辑综合。



2.2 组合逻辑设计

- 逻辑问题的描述
 - 设计组合逻辑电路时，其设计要求往往以文字描述的形式给出。例如，设计一电路，将8421码转换为余3码；设计一电路，以比较两个数的大小，等等。
 - 要设计出这些电路，**必须把文字描述的设计要求，抽象为一个逻辑表达式。**
 - 这一步对初学者来讲有一定难度，但这是完成组合电路设计的第一步，也是最重要的一步。
 - 因为，这一步所得的逻辑表达式如果出错，下面的步骤即使正确，其最后结果也是错误的。

2.2 组合逻辑设计

- 逻辑问题的描述
 - 如何从文字描述的设计要求抽象为一个逻辑表达式，至今尚无系统的方法。
 - 目前采用的方法仍以设计者的经验为基础，通常的思路是，先由文字描述的设计要求建立所设计电路的输入、输出真值表，然后由真值表建立逻辑表达式。对于变量较多的情况，可设法建立简化真值表，也可由设计要求直接建立逻辑表达式。

* 列完整真值表

例1 设计一位全加器。

1) 列真值表

输入3个：加数A、加数B、低位来的进位 C_i 。

输出：和数S、向高位进位 C_{i+1} 。

2) 化简得输出函数表达式

A \ BC	BC			
	00	01	11	10
0		1		1
1	1		1	

S 的卡诺图

$$\begin{aligned} S_i &= \overline{\overline{A}}\overline{\overline{B}}\overline{\overline{C}} + \overline{\overline{A}}\overline{\overline{B}}\overline{\overline{C}} + \overline{\overline{A}}\overline{\overline{B}}\overline{\overline{C}} + \overline{\overline{A}}\overline{\overline{B}}\overline{\overline{C}} \\ &= \overline{\overline{A}}(B \oplus C) + \overline{\overline{A}}(B \oplus C) = A \oplus B \oplus C \end{aligned}$$

A_i	B_i	C_i	C_{i+1}	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

A \ BC	BC			
	00	01	11	10
0			1	
1		1	1	1


C_{i+1} 的卡诺图

$$C_{i+1} = A_i C_i + B_i C_i + A_i B_i$$

$$= \overline{\overline{A_i C_i} \cdot \overline{B_i C_i} \cdot \overline{A_i B_i}}$$

A_i	B_i	C_i	C_{i+1}	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

3) 据逻辑函数式画逻辑图



例2 与非门设计电路，将8421码转换为余3码。

1) 列真值表

a) 输入：8421码用四个变量 (A,B,C,D) 表示，

输出：余3码 (X, Y, Z, W) ；

b) 真值表

A B C D	X Y Z W
0 0 0 0	0 0 1 1
0 0 0 1	0 1 0 0
0 0 1 0	0 1 0 1
0 0 1 1	0 1 1 0
0 1 0 0	0 1 1 1
0 1 0 1	1 0 0 0
0 1 1 0	1 0 0 1
0 1 1 1	1 0 1 0

A B C D	X Y Z W
1 0 0 0	1 0 1 1
1 0 0 1	1 1 0 0
1 0 1 0	x x x x
1 0 1 1	x x x x
1 1 0 0	x x x x
1 1 0 1	x x x x
1 1 1 0	x x x x
1 1 1 1	x x x x

2) 画卡诺图得函数表达式:

AB \ CD	00	01	11	10
00				
01		1	1	1
11	X	X	X	X
10	1	1	X	X

$$X = A + BC + BD$$

$$Z = \overline{C}\overline{D} + CD$$

AB \ CD	00	01	11	10
00		1	1	1
01	1			
11	X	X	X	X
10		1	X	X

$$Y = \overline{B}\overline{C}\overline{D} + \overline{B}D + \overline{B}C$$

$$W = \overline{D}$$



AB \ CD	00	01	11	10
00	1		1	
01	1		1	
11	X	X	X	X
10	1		X	X

AB \ CD	00	01	11	10
00	1			1
01	1			1
11	X	X	X	X
10	1		X	X


3) 由器件类型, 变换函数表达式:

$$X = \overline{\overline{A} \cdot \overline{BC} \cdot \overline{BD}} \quad Y = \overline{\overline{\overline{BC}\overline{D}} \cdot \overline{\overline{BD}} \cdot \overline{\overline{BC}}}$$

$$Z = \overline{\overline{\overline{C}\overline{D}} \cdot \overline{CD}} \quad W = \overline{D}$$



$\overline{D}$ ————— W



例3 有一水箱由大、小两台泵 M_L 和 M_S 供水。水箱中设置了3个水位检测元件A、B、C。水面低于检测元件时，检测元件给出高电平；水面高于检测元件给出低电平。要求水位高于C点时水泵停止工作；水位低于C点而高于B点时 M_S 单独工作；水位低于B点而高于A点时 M_L 单独工作；水位低于A点时 M_L 和 M_S 同时工作。试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。

1) 列真值表


A	B	C	M_L	M_S
0	0	0	0	0
0	0	1	0	1
0	1	0	×	×
0	1	1	1	0
1	0	0	×	×
1	0	1	×	×
1	1	0	×	×
1	1	1	1	1

输入变量有三个：

A, B, C, 0表示被淹没

输出变量二个：

1表示接通水泵工作



2) 由真值表得卡诺图，再化简得输出函数表达式

A	B	C	M_L	M_S
0	0	0	0	0
0	0	1	0	1
0	1	0	×	×
0	1	1	1	0
1	0	0	×	×
1	0	1	×	×
1	1	0	×	×
1	1	1	1	1

		BC			
		00	01	11	10
A	0			1	×
	1	×	×	1	×

M_L 的卡诺图


$$M_L = B$$

$$M_S = A + \bar{B}C$$

3) 据逻辑函数式画逻辑图


		BC			
		00	01	11	10
A	0		1		×
	1	×	×	1	×

M_S 的卡诺图



* 压缩变量的真值表 -- 编码法

例1 有四种血型，O,A,B,AB，输血、受血关系如：



用逻辑门电路实现血型关系检测电路，血型相配，指示灯亮。与非门实现。

1) 确定输入量、输出量、真值表：

输入：可用A,B的组合代替输血型，C,D的组合代替受血型。

输出： F=1 表示血型相配。

AB = 00	O型	CD = 00	O型
01	A型	01	A型
10	B型	10	B型
11	AB型	11	AB型

A	B	C	D	F
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	0
1	1	0	1	0
1	1	1	0	1
1	1	1	1	1

2) 画卡诺图得F表达式:

AB \ CD	CD			
	00	01	11	10
00	1	1	1	1
01		1	1	
11			1	
10			1	1

$$F = \overline{A}\overline{B} + CD + \overline{A}D + \overline{B}C$$

$$= \overline{\overline{\overline{A}\overline{B}}} \bullet \overline{\overline{\overline{CD}}} \bullet \overline{\overline{\overline{A}D}} \bullet \overline{\overline{\overline{B}C}}$$

3) 画逻辑图

* 直接列出逻辑表达式法

例1 一个带有4个控制开关的防盗报警系统，每个开关产生逻辑1。

开关A：保密开关关闭；

开关B：保险箱在储藏室的正常位置；

开关C：时钟在10:00和17:00小时之间；

开关D：储藏室门处于关闭状态。

命题：根据下列条件写出报警的控制逻辑表达式

保险箱被移动且保密开关关闭 或者

在银行下班后储藏室门被打开 或者

保密控制开关打开且储藏室门被打开。

$$F = \overline{A}\overline{B} + \overline{C}\overline{D} + \overline{A}\overline{D}$$

例2 某公司将对符合以下条件之一的职员实行一项新政策：(1)25岁以上（含25岁）的已婚妇女；(2)25岁以下的未婚妇女；(3)25岁以下没有事故记录的未婚男子；(4) 25岁以上（含25岁）的没有事故记录的已婚男子。试写出符合该政策条件的人的最简表达式。

输入：

A——年龄，A=1（25岁含以上），A=0（25岁以下）；

M——婚姻，M=1（已婚），M=0（未婚）；

S——性别，S=1（男），S=0（女）；

W——事故记录，W=1（有事故记录）；

输出：


F——F=1（符合政策）；

根据题意可写出表达式：

$$F = AMS + \overline{A} \overline{M} \overline{S} + \overline{A} \overline{M} S \overline{W} + AMS \overline{W}$$

$$F = AMS + \overline{A} \overline{M} \overline{S} + \overline{A} \overline{M} \overline{W} + AM \overline{W}$$

		SW			
		0	01	1	10
A M	00	01	1	1	1
	01				
	1	1	1		1
	10				



A	B	C	C_{i+1}	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

【例 5】设计一个多数表决逻辑电路，以判别A, B, C 三人中是否为多数赞同。

解：该电路的输入是A, B, C三人的“赞同”或“反对”，输出是“多数赞同”或“多数反对”。显然，输入和输出只有两种可能状态，故可用逻辑函数来描述。设 F 为 A, B, C 的函数，可表示为

$$F = f$$

这一关系可用图2.8来示意。图中 A, B, C表示输入，某人赞成时其输入为1，否则为0。 F 表示结果，多数人赞同时 $F = 1$ ，多数人反对时 $F = 0$ 。实际应用中可用灯亮与灯灭来显示表决结果，用二进制开关来作为A, B, C 三人的投票输入。




图 2.8 多数表决逻辑电路框图

【例 5】设计一个多数表决逻辑电路，以判别A, B, C 三人中是否为多数赞同。

根据题意，当A, B, C 三个输入中有两个或两个以上为1(多数赞同)时，输出F应为1；反之，F应为0。由此可列出所要设计电路的真值表，如表2.2所示。

表 2.2 多数表决逻辑电路真值表

m_i	A	B	C	F
0	0	0	0	0
1	0	0	1	0
2	0	1	0	0
3	0	1	1	1
4	1	0	0	0
5	1	0	1	1
6	1	1	0	1
7	1	1	1	1

由表2.2, 可列出F的最小项表达式如下：

$$F = \sum m(3,5,6,7) = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC$$

结语 本例通过真值表列出逻辑表达式，而真值表则是根据设计要求建立的。

【例6】 已知 $X = x_1x_2$ 和 $Y = y_1y_2$ 是两个正整数，写出判别 $X > Y$ 的逻辑表达式。

解：在设计“ X 是否大于 Y ”的判别电路时，首先要列出 $X > Y$ 的逻辑表达式。该判别电路应有4个输入变量： x_1, x_2, y_1, y_2 ，输出为一个标志信号 F ，它将表明 $X > Y$ 还是 $X \leq Y$ 。图2.9示出 $X > Y$ 的判别电路框图。

由题意知，

$x_1x_2 > y_1y_2$ 时， $F = 1$ ；

$x_1x_2 \leq y_1y_2$ 时， $F = 0$ 。




图 2.9 $X > Y$ 判别逻辑框图

表 2.3 $X > Y$ 的简化真值表

x_1	x_2	y_1	y_2	F
1	×	0	×	1
0	1	0	0	1
1	1	1	0	1

【例6】 已知 $X = x_1x_2$ 和 $Y = y_1y_2$ 是两个正整数，写出判别 $X > Y$ 的逻辑表达式。

比较 x_1x_2 和 y_1y_2 ，

1. 当 $x_1 = 1$ ， $y_1 = 0$ 时，不管 x_2 和 y_2 为何值，总满足 $x_1x_2 > y_1y_2$ ；
 2. 当 $x_1 = y_1$ 时，只有在 $x_2 = 1$ ， $y_2 = 0$ 的情况下才满足 $x_1x_2 > y_1y_2$ ；
 3. 当 $x_1x_2 = 11$ ， $y_1y_2 = 10$ 时， $x_1x_2 > y_1y_2$ 。
 4. 除上述情况外， x_1x_2 总是小于等于 y_1y_2 。
- 于是列出使 $F = 1$ 的变量取值组合，如表2.3所示。

【例6】 已知 $X = x_1x_2$ 和 $Y = y_1y_2$ 是两个正整数，写出判别 $X > Y$ 的逻辑表达式。

于是列出使 $F = 1$ 的变量取值组合，如表2.3所示。

与完整的真值表比较，我们把只包含 $F = 1$ 的真值表称为简化真值表。表中的“ $\times$ ”符号，表示变量随意取值(0或1均可)。

表 2.3 $X > Y$ 的简化真值表

x_1	x_2	y_1	y_2	F
1	$\times$	0	$\times$	1
0	1	0	0	1
1	1	1	0	1

由表2.3看出，要使 $F = 1$ ， $x_1x_2y_1y_2$ 的取值应为：1X0X，0100，1110

它们对应的**乘积项**为： $x_1\bar{y}_1$ ， $\bar{x}_1x_2\bar{y}_1\bar{y}_2$ ， $x_1x_2y_1\bar{y}_2$

故 F 的逻辑表达式为：
$$F = x_1\bar{y}_1 + \bar{x}_1x_2\bar{y}_1\bar{y}_2 + x_1x_2y_1\bar{y}_2$$

结语：本例通过简化真值表列出逻辑表达式，而简化真值表是通过设计要求的分析建立的。

【例7】 某民航客机的安全起飞装置在同时满足下列条件时，发出允许滑跑信号：①发动机开关接通；②飞行员入座，且座位安全带已扣上；③乘客入座，且座位安全带已扣上，或座位上无乘客。试写出允许发出滑跑信号的逻辑表达式。




图 2.10 安全起飞装置逻辑框图

解： 该装置的输入变量有：

1. 发动机启动信号 S (发动机启动时 $S = 1$)；
2. 飞行员入座信号 A (飞行员入座时 $A = 1$)；
3. 飞行员座位安全带已扣上信号 B (飞行员座位安全带扣上时， $B = 1$)；
4. 乘客座位状态信号 M_i (有乘客时 $M_i = 1$ ，无乘客时 $M_i = 0$ ， $i=1, 2, 3, \dots, n$)；
5. 乘客座位安全带扣上信号 N_i (乘客座位安全带扣上时 $N_i = 1$ ， $i=1, 2, 3, \dots, n$)。

该装置的输出变量为 F 。显然，当允许飞机滑跑的条件满足时， $F = 1$ 。该装置的逻辑组成框图如图2.10所示。

由此可列出下列逻辑表达式：

$$\begin{aligned} & F(S, A, B, M_i, N_i) \\ &= S \cdot A \cdot B(M_1N_1 + \bar{M}_1)(M_2N_2 + \bar{M}_2) \cdots (M_nN_n + \bar{M}_n) \\ &= SAB(N_1 + \bar{M}_1)(N_2 + \bar{M}_2) \cdots (N_n + \bar{M}_n) \end{aligned}$$

【例8】 一架飞机的监视部件，其逻辑电路要求飞机着陆之前指示两翼和机头下面三个起落架所处的状态：**某个起落架放下时，它的传感器产生一个低电平**；某个起落架收回时，它的传感器产生一个高电平。当驾驶员按下“起落架放下”开关准备着陆时，如果三个起落架严格同时放下，则绿色指示灯闪亮，飞机可以降落；如果三个起落架中任何一个未放下，则红色指示灯闪亮，警告驾驶员不能降落。请设计满足上述要求的逻辑电路。

解：设两个机翼下面的起落传感器分别为A和B，机头下面的传感器为C，绿灯闪亮的条件为 $F_1 = 1$ ，红灯闪亮的条件为 $F_2 = 0$ ，二者互相排斥：

$$F_1 = \bar{A} \cdot \bar{B} \cdot \bar{C}$$
$$F_2 = \overline{A + B + C}$$




图 2.11 安全降落监视装置逻辑电路图

图2.11示出了安全降落监视装置逻辑电路图。

结语：例7、例8中逻辑表达式是通过对设计需求的分析直接列出的，既不通过真值表，也不通过简化真值表。

2.2 组合逻辑设计

- 利用任意项的逻辑设计
 - **任意项**：从约束方程推得的逻辑值为0的最小项，也称**无关项**。
 - 可“任意”地在逻辑表达式中加入任意项，使其逻辑表达式为更简单。
 - 如何判断所要设计的电路是否存在约束条件？如何找出任意项？如何利用任意项进行设计？

2.2 组合逻辑设计

【例9】用与非门设计一个判别电路，以判别8421码所表示的十进制数之值是否大于等于5。

解：由题意可知，该判别电路输入变量为8421码，设为 A, B, C, D ，输出函数为 F ，当 $ABCD \geq 0101$ 时， $F = 1$ ；当 $ABCD < 0101$ 时， $F = 0$ 。

因为 $ABCD$ 的取值不可能为1010~1111，故其约束方程为

$$\sum (10,11,12,13,14,15) = 0$$

即具有下列可利用的任意项： $m_{10} = 0$ ， $m_{11} = 0$ ， $m_{12} = 0$ ， $m_{13} = 0$ ， $m_{14} = 0$ ， $m_{15} = 0$

表 2.4 例 9 的真值表

由此，可列出所要设计电路的真值表，如表2.4所示。表中当 $ABCD$ 取值为 1010~1111 时，函数 F 值填“ $\emptyset$ ”，以表示它所对应的输入变量取值是不会出现。

由真值表列出 F 的逻辑表达式为


$$F(A, B, C, D) = \sum m(5, 6, 7, 8, 9) + \sum \emptyset(10, 11, 12, 13, 14, 15)$$

式中， $\sum \emptyset$ 部分是“任意项”，可根据化简需要引入其中若干项。因为其值取为 0，引入后不会改变原函数的逻辑值。

A	B	C	D	F
0	0	0	0	0
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	$\emptyset$
1	0	1	1	$\emptyset$
1	1	0	0	$\emptyset$
1	1	0	1	$\emptyset$
1	1	1	0	$\emptyset$
1	1	1	1	$\emptyset$

现用卡诺图进行简化，如图2.12所示。图中数字5~9 是组成F的各个最小项， $\emptyset$ 是任意项。根据化简需要，可将 $\emptyset$ 与最小项圈成一个尽可能大的圈，且 $\emptyset$ 可多次被圈。由此可得简化结果为：

$$F = BD + BC + A$$



本题要求用与非门实现，故将上式变换为如下的与非-与非表达式：

$$F = \overline{\overline{BD + BC + A}} = \overline{\overline{BD} \cdot \overline{BC} \cdot \overline{A}}$$

由此可画出图2.13所示的判别电路逻辑图。





图 2.13 例 9 的 $F \geq 5$ 判别电路逻辑图

想一想：如果某一时刻此电路的一个输入是 $ABCD = 1011$ ，这个电路的输出会是怎样的？这个电路的输出是否会是错误的？

2.3 组合逻辑电路的等价变换

- 德摩根定律的应用



输入		输出	
A	B	$\overline{AB}$	$\overline{A+B}$
0	0	1	1
0	1	1	1
1	0	1	1
1	1	0	0



输入		输出	
A	B	$\overline{A+B}$	$\overline{AB}$
0	0	1	1
0	1	0	0
1	0	0	0
1	1	0	0

图 2.14

思考题：你能画出数字波形图，对图逻辑电路进行证明吗？

2.3 组合逻辑电路的等价变换

- 德摩根定律的应用
 - 图2.14上部画出了与非门(NAND) 和非或门(Negative-OR), 它们在逻辑上是等价的, 即与非门等价于非或门。
 - 这可以用德摩根定律证明: $\overline{AB} = \overline{A} + \overline{B}$
 - 右边列出了真值表, 我们看到这两个逻辑门的输入输出完全一致。

2.3 组合逻辑电路的等价变换

- 与非门、或非门作为通用元件
 - 一个逻辑函数，可以用“与非门”实现，可以用“或非门”实现，也可以用“与或非门”实现。
 - 这种逻辑变换带来了很大灵活性。但我们要考虑的是：
 - 手头有什么逻辑器件？
 - 设计中以节省器件为目标，还是提高工作速度为目标？
 - 特别是要考虑信号经过门的级数越多，传输延迟时间就越长。

【例10】 与非门作为通用元件，如图2.15所示。




图 2.15 与非门做通用元件的变换

信号每经过一级与非门，延迟时间为一个 $\bar{t}_y$ 。
因此在(b)、(c)情况下，传输延迟为 $2\bar{t}_y$


思考题 你能利用与非门实现 $F = \bar{A} + B$ 逻辑吗？

$$\begin{aligned}
 F &= \overline{\overline{F}} \\
 &= \overline{\overline{\overline{A} + B}} \\
 &= \overline{\overline{A} \cdot \overline{B}} \\
 &= \overline{A \cdot B \cdot B}
 \end{aligned}$$


【例11】 或非门作为通用元件，如图2.16所示。



(a) 1 个或非门用作非门



(b) 2 个或非门用作或门



(c) 3 个或非门用作与门

图 2.16 或非门做通用元件的变换

思考题 你能利用或非门实现 $F = \bar{A} + B$ 逻辑吗?

$$F = \bar{A} + B$$

$$\begin{aligned}\bar{F} &= \overline{\bar{A} + B} \\ &= \overline{\bar{A} + \bar{A}} + B\end{aligned}$$

$$\begin{aligned}F &= \bar{\bar{F}} \\ &= \overline{\bar{F} + \bar{F}}\end{aligned}$$

2.3 组合逻辑电路的等价变换

- 利用与非门/非或门进行等价变换




图 2.17 与非门/非或门的逻辑变换

2.3 组合逻辑电路的等价变换

- 利用与非门/非或门进行等价变换
 - 图2.17：利用与非门/非或门进行等价变换的例子。左边的逻辑门电路实现与或运算，中间输出与输入带两个小圆圈符号，它表示“非”运算，连续两个非，可以将非符号(小圆圈)取消，因此等价于右边的逻辑电路。
 - 右边逻辑电路的传输速度快2倍。

思考题 你能利用与非门/非或门实现
 $F = ABC + DEF$ 逻辑吗？

2.3 组合逻辑电路的等价变换

- 逻辑函数的“与或非”门实现
 - 将最简“与或”表达式变换为“与或非”表达式的方法有两种：一是对 F 两次求反；二是对 $\bar{F}$ 一次求反。


【例12】 用与或非门实现函数 $F = A\bar{B} + B\bar{C} + C\bar{A}$
解：（1） F 两次求反，可得：

$$F = \overline{\overline{A\bar{B} + B\bar{C} + C\bar{A}}}$$


由该式画出的逻辑图示于图2.18(a)。

2.3 组合逻辑电路的等价变换

- 逻辑函数的“与或非”门实现
 - 将最简“与或”表达式变换为“与或非”表达式的方法有两种：一是对 F 两次求反；二是对 $\bar{F}$ 一次求反。



(a)



(b)

图 2.18 例 12 与或非门实现的逻辑图

2.3 组合逻辑电路的等价变换

【例12】 用与或非门实现函数 $F = A\bar{B} + B\bar{C} + C\bar{A}$

解： (2) $\bar{F}$ 一次求反，可得：

$$\begin{aligned}\bar{F} &= \overline{A\bar{B} + B\bar{C} + C\bar{A}} \\ &= \overline{A\bar{B}} \cdot \overline{B\bar{C}} \cdot \overline{C\bar{A}} \\ &= (\bar{A} + B)(\bar{B} + C)(\bar{C} + A) \\ &= \bar{A}\bar{B}\bar{C} + ABC\end{aligned}$$

$$F = \bar{\bar{F}} = \overline{\bar{A}\bar{B}\bar{C} + ABC}$$

该式画出的逻辑图示于图2.18(b)。


比较可知，第二种方法所得之结果速度快，信号传输只经过两级门。

随着中大规模集成电路和可编程逻辑器件的出现和成本的降低，追求最少门数将不再成为最优设计指标，而转为追求集成块数的减少。


2.4 数据选择器与分配器

- 数据选择器
 - 数据选择器 (MUX) : 又称为多路转换器或多路开关, 是一种多路输入、单路输出的标准化逻辑构件。
 - 其输出等于哪一路输入, 取决于控制信号。
 - MUX通常有二选一、四选一、八选一、十六选一等多种。

2.4 数据选择器与分配器



(a) 功能框图



(b) 逻辑电路

图 2.19 四选一多路开关

2.4 数据选择器与分配器

表 2.5 四选一 MUX 的功能表

选择输入		数据输入				输 出
S_1	S_0	D_0	D_1	D_2	D_3	Y
0	0	D_0	×	×	×	D_0
0	1	×	D_1	×	×	D_1
1	0	×	×	D_2	×	D_2
1	1	×	×	×	D_3	D_3

- 数据选择器
 - 图2.19示出74LS153四选一多路选择器的功能框图(a)与逻辑图(b)。
 - 逻辑功能如表2.5所示。表中符号×为任意状态，1为高电平，0为低电平。

2.4 数据选择器与分配器

- 数据选择器

由图2.19, 可列出4路数据选择器的输出函数表达式如下:

$$Y = \bar{S}_1\bar{S}_0D_0 + \bar{S}_1S_0D_1 + S_1\bar{S}_0D_2 + S_1S_0D_3 = \sum_{i=0}^3 m_i D_i$$

式中, $m_i (i = 0,1,2,3)$ 是两个地址输入 (S_1, S_0) 的4个最小项

【例13】 四选一MUX 的数字输入波形见图2.20(a) 所示。

画出其输出波形。

解：MUX输出Y的波形见图2.20(b)。




图 2.20 四选一 MUX 的输入输出波形图

2.4 数据选择器与分配器

- 数据选择器

对八选一MUX, 则有:

$$Y = \sum_{i=0}^7 m_i D_i$$

式中,

$D_i (i = 0, 1, 2, \dots, 7)$ 是8路选择器的8个数据输入端,
 $m_i (i = 0, 1, 2, \dots, 7)$ 是三个地址输入 (S_2, S_1, S_0) 的
8个最小项

多路选择器是一种通用性很强的标准化功能构件, 它除了在数据通路的设计中用作多路开关外, 还可以实现分时多路转换。

一、 数据选择器 (MUX——Multiplexer) (多路开关)


1. 结构和功能

1) 使能端： (片选)

E: 用于扩展芯片容量

2) 输入端： A为地址控制端、 D为数据输入端，

输出端： F



E	A ₁	A ₀	F
1	X	X	0
0	0	0	D ₀
0	0	1	D ₁
0	1	0	D ₂
0	1	1	D ₃


$$F = \overline{A_1}\overline{A_0}D_0 + \overline{A_1}A_0D_1 + A_1\overline{A_0}D_2 + A_1A_0D_3$$

2. 芯片介绍

1) 74LS153 (双四选一)

74LS153 功能表



使能输入 $\overline{E}$	地址输入 $A_1 A_0$		数据输入 $D_3 \sim D_0$	输 出 Z
1	ϕ	ϕ	ϕ	0
0	0	0	$D_3 \sim D_0$	D_0
0	0	1	$D_3 \sim D_0$	D_1
0	1	0	$D_3 \sim D_0$	D_2
0	1	1	$D_3 \sim D_0$	D_3



$$ZA = \overline{A_1} \overline{A_0} D_{0A} + \overline{A_1} A_0 D_{1A} + A_1 \overline{A_0} D_{2A} + A_1 A_0 D_{3A}$$

$$ZB = \overline{A_1} \overline{A_0} D_{0B} + \overline{A_1} A_0 D_{1B} + A_1 \overline{A_0} D_{2B} + A_1 A_0 D_{3B}$$

2) 74LS151 (八选一)



功能表					
输入			使能	输出	
A ₂	A ₁	A ₀	E	Y	$\bar{Y}$
X	X	X	1	0	1
0	0	0	0	D ₀	$\bar{D}_0$
0	0	1	0	D ₁	$\bar{D}_1$
0	1	0	0	D ₂	$\bar{D}_2$
0	1	1	0	D ₃	$\bar{D}_3$
1	0	0	0	D ₄	$\bar{D}_4$
1	0	1	0	D ₅	$\bar{D}_5$
1	1	0	0	D ₆	$\bar{D}_6$
1	1	1	0	D ₇	$\bar{D}_7$

$$Y = \bar{A}_2 \bar{A}_1 \bar{A}_0 D_0 + \bar{A}_2 \bar{A}_1 A_0 D_1 + \cdots + A_2 A_1 A_0 D_7$$





3) 容量扩展:

用8选1（74LS151）的数据选择器构成16选1的数据选择器

解：真值表

A ₃	A ₂	A ₁	A ₀	F
0	0	0	0	D0
0	0	0	1	D1
0	0	1	0	D2
0	0	1	1	D3
0	1	0	0	D4
0	1	0	1	D5
0	1	1	0	D6
0	1	1	1	D7
1	0	0	0	D8
1	0	0	1	D9
1	0	1	0	D10
1	0	1	1	D11
1	1	0	0	D12
1	1	0	1	D13
1	1	1	0	D14
1	1	1	1	D15




$A_3=0$ 时:

第1片工作, 第2片禁止

$A_3=1$ 时:

第1片禁止, 第2片工作

输出: 或门



3. 数据选择器的应用

1) 实现组合逻辑:

(1) 分析组合逻辑: (代数法)

步骤:

将图中信号代入选择器输出方程




$$F = \overline{A_1} \overline{A_0} D_0 + \overline{A_1} A_0 D_1 + A_1 \overline{A_0} D_2 + A_1 A_0 D_3$$

写真值表

$$F = \overline{A}BC + A\overline{B}C + AB$$

A B C	F
0 0 0	0
0 0 1	0
0 1 0	0
0 1 1	1
1 0 0	0
1 0 1	1
1 1 0	1
1 1 1	1


三变量多数表决器



$$S_i = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$$

$$C_i = \bar{A}BC + A\bar{B}C + AB$$

输入	输出
A B C	Ci Si
0 0 0	0 0
0 0 1	0 1
0 1 0	0 1
0 1 1	1 0
1 0 0	0 1
1 0 1	1 0
1 1 0	1 0
1 1 1	1 1



结论：本电路为一位全加器

(2) 实现组合逻辑：（卡诺图法）

实现多输入，单输出的组合逻辑。

步骤：

(i) 画卡诺图，选定地址变量；



(ii) 在卡诺图上确定地址变量的控制范围（输入数据区）；



(iii) 在数据区确定每一个数据输入的连接。

例：用74LS153(双四选一)的数据选择器实现逻辑函数：

$$F(A,B,C,D) = \sum m(0, 1, 5, 6, 7, 9, 10, 14, 15)$$


解：地址为AB，CD在数据输入端。

AB \ CD	00	01	11	10	
00	1	1			D0
01		1	1	1	D1
11			1	1	D3
10		1		1	D2

$$D_0 = \bar{C} \quad D_1 = C + D \quad D_2 = C \oplus D \quad D_3 = C$$

只能在地址控制区内化简

$$D_0 = \overline{C} \quad D_1 = C + D \quad D_2 = C \oplus D \quad D_3 = C$$




用74LS151（八选一）的数据选择器实现逻辑函数

CD \ AB		00	01	11	10
00	D_0	1	1		D_1
01	D_2		1	1	D_3
11	D_6			1	D_7
10	D_4		1		D_5

$$D_0 = 1 \quad D_1 = 0 \quad D_2 = D \quad D_3 = 1 \quad D_4 = D \quad D_5 = \bar{D} \quad D_6 = 0 \quad D_7 = 1$$

$D_0=1, D_1=0, D_2=D, D_3=1, D_4=D, D_5=\overline{D}, D_6=0, D_7=1$



用 74153 双 4 路选择器实现 4 变量多输出函数。


$$F_1(A, B, C, D) = \sum m(0, 1, 5, 7, 10, 13, 15)$$

$$F_2(A, B, C, D) = \sum m(8, 10, 12, 13, 15)$$

$$F_3(A, B, C, D) = \sum m(1, 3, 6)$$

$$F_4(A, B, C, D) = \sum m(4, 6, 8, 9, 10, 11)$$

解：选 AB 作为地址输入



AB \ CD	00	01	11	10
00	1	1		
01		1	1	
11		1	1	
10				1

$$D_{10} = \bar{C} \quad D_{11} = D \quad D_{12} = C\bar{D} \quad D_{13} = D$$

AB \ CD	00	01	11	10
00				
01				
11	1	1	1	
10	1			1


$$D_{20} = 0 \quad D_{21} = 0 \quad D_{22} = \bar{D} \quad D_{23} = \bar{C} + D$$

AB \ CD	00	01	11	10
00		1	1	
01			1	
11				
10				

$$D_{10} = D \quad D_{11} = CD \quad D_{12} = 0 \quad D_{13} = 0$$

AB \ CD	00	01	11	10
00				
01	1			1
11				
10	1	1	1	1

$$D_{20} = 0 \quad D_{21} = \bar{D} \quad D_{22} = 1 \quad D_{13} = 0$$



$$D_{10} = \bar{C} \quad D_{11} = D \quad D_{12} = C\bar{D} \quad D_{13} = D$$


$$D_{20} = 0 \quad D_{21} = 0 \quad D_{22} = \bar{D} \quad D_{23} = \bar{C} + D$$

$$D_{10} = D \quad D_{11} = CD \quad D_{12} = 0 \quad D_{13} = 0$$

$$D_{20} = 0 \quad D_{21} = \bar{D} \quad D_{22} = 1 \quad D_{23} = 0$$


3) 序列信号发生器:

重复产生序列码10100110,



地址
高低位

输出波形



- 并行数据转换为串行数据;
- 多路信号的分时传送。

数据选择器的特点：

- (1) 有使能输入
- (2) 地址线公用
- (3) 原码输出
- (4) 可执行并行到串行的输出转换
- (5) 可用作多输入，单输出的函数发生器。

◆ 数据选择器种类:

· 2 to 1 MUX:

74XX157

· 4 to 1 MUX:

74XX153

74XX253

· 8 to 1 MUX:

74XX151


· 16 to 1 MUX:

74XX150

双4to 1

具有三态输出，可直接挂总线。

用一片74LS153连接实现八选一



2.4 数据选择器与分配器

- 数据分配器

- 数据分配器 (DMUX) 的功能与多路选择器相反，它是一种单路输入、多路输出的逻辑构件，从哪一路输出则取决于当时的地址控制端输入。




图 2.21 1 线-4 线数据分配器功能框图

表 2.6 数据分配器功能表

输 入		输 出			
S_1	S_0	f_0	f_1	f_2	f_3
0	0	D	1	1	1
0	1	1	D	1	1
1	0	1	1	D	1
1	1	1	1	1	D

思考题：根据功能表2.6，你能设计1线-4线DMUX内部逻辑电路图吗？

2.4 数据选择器与分配器

- 数据分配器

- 图2.21为1线-4线数据分配器的功能框图，图中D为数据输入端， S_1, S_0 为选择控制输入端， $f_0 \sim f_3$ 为数据输出端。其逻辑功能示于表2.6。




表 2.6 数据分配器功能表

输 入		输 出			
S_1	S_0	f_0	f_1	f_2	f_3
0	0	D	1	1	1
0	1	1	D	1	1
1	0	1	1	D	1
1	1	1	1	1	D

图 2.21 1 线-4 线数据分配器功能框图

二、数据分配器：(DEMUX)

1. 结构和功能：

将一路数据分配到多路装置中，由地址输入决定输出通路。


1) 输入线：

E：使能端， $E=1$ 时，芯片工作， $E=0$ 时，输出全为1；

A：地址输入端。

D：数据输入端



2) 输出线：F



输 入		输出
地址	使能	
$A_1 A_0$	E	$F_0 F_1 F_2 F_3$
x x	0	1 1 1 1
0 0	1	D 1 1 1
0 1	1	1 D 1 1
1 0	1	1 1 D 1
1 1	1	1 1 1 D


例： 用四路数据分配器构成八路分配器

000
001
010
011
100
101
110
111



2. 应用:

1) 数据分配:



【例14】 利用数据选择器和数据分配器，画出实现8路数据传输的**逻辑示意图**。






图 2.22 8 路数据传输原理图

例如，当 $ABC = 101$ 时，实现 $D_5 \rightarrow f_5$ 的传输。

2) 多路信号分时传送

Time Division Multiplexing (TDM) (时分复用)





2.5 译码器和编码器

- 译码器

- 实现译码功能的组合逻辑电路称为译码器
- 译码器的输入是一组二进制代码，输出是一组高低电平信号。每输入一组不同的代码，只有一个输出呈现有效状态。
- 因此通常称为多一译码器，它是数字系统中最常用的逻辑构件之一。

2.5 译码器和编码器




图 2.23 3 线-8 线和 2 线-4 线译码器

思考题：计算机最多连接256个外部设备，故用8位设备地址 A_7 — A_0 译码来确定选中某一外设，请提出一种译码器方案。

表 2.7 74LS138 功能表

使能输入		数据输入			译码输出							
G_1	G_2	D_2	D_1	D_0	$\bar{Y}_0$	$\bar{Y}_1$	$\bar{Y}_2$	$\bar{Y}_3$	$\bar{Y}_4$	$\bar{Y}_5$	$\bar{Y}_6$	$\bar{Y}_7$
×	1	×	×	×	1	1	1	1	1	1	1	1
0	×	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	0	1	1	1	1	1	1	1
1	0	0	0	1	1	0	1	1	1	1	1	1
1	0	0	1	0	1	1	0	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1	1	1
1	0	1	0	0	1	1	1	1	0	1	1	1
1	0	1	0	1	1	1	1	1	1	0	1	1
1	0	1	1	0	1	1	1	1	1	1	0	1
1	0	1	1	1	1	1	1	1	1	1	1	0

注: $G_2 = G_{2A} + G_{2B}$, 1 为高电平, 0 为低电平, × 为任意。

2.5 译码器和编码器

- 译码器

- 常用的译码器集成组件有：双2线-4线译码器，3线-8线译码器，4线-16线译码器和4线-10线译码器等，其中**4线-10线译码器用于BCD码译码**。
- 3线-8线译码器和2线-4线译码器
 - 图2.23(a) 示出了3线-8线译码器的逻辑电路图。它有三个数据输入端(D_2, D_1, D_0)，8个输出端($\bar{Y}_0 \sim \bar{Y}_7$)，另有3个使能输入端(一个高电平有效和两个低电平有效)。其功能表如表2.7所示。

2.5 译码器和编码器

- 译码器

- 3线-8线译码器和2线-4线译码器

- 译码器可对8线中的某一线进行译码，究竟译哪条线，要看 D_2, D_1, D_0 三个数据输入和 G_1, G_{2A}, G_{2B} 三个使能输入的条件而定。
 - 在作为译码器使用时，使能端必须满足 $G_1 = 1$, $G_2 = G_{2A} + G_{2B} = 0$ 的条件。当某一线输出为低电平时，对应的一组数据线输入信号被译码。
 - 图2.23(b) 示出了2线-4线译码器的逻辑图，在一个封装的芯片中有两个独立的2线-4线译码器。2线-4线译码器只有一个使能输入端 G ，其工作原理与3线-8线译码器类似。

2.5 译码器和编码器




图 2.24 七段数字显示系统原理图




图 2.25 共阴极电路

- 译码器

- 七段数字译码显示系统

- 在数字系统中，常采用简易数字显示电路，将测量或运算结果用数码直接显示出来，以便监视系统工作情况。
 - 图2.24是采用七段荧光数码管的显示系统，它由译码/驱动器74LS48和共阴极荧光数码管BS201A 组成。

表 2.8 74LS48 逻辑功能表

输 入				输 出							显示字符
D_3	D_2	D_1	D_0	a	b	c	d	e	f	g	
0	0	0	0	1	1	1	1	1	1	0	0
0	0	0	1	0	1	1	0	0	0	0	1
0	0	1	0	1	1	0	1	1	0	1	2
0	0	1	1	1	1	1	1	0	0	1	3
0	1	0	0	0	1	1	0	0	1	1	4
0	1	0	1	1	0	1	1	0	1	1	5
0	1	1	0	0	0	1	1	1	1	1	6
0	1	1	1	1	1	1	0	0	0	0	7
1	0	0	0	1	1	1	1	1	1	1	8
1	0	0	1	1	1	1	0	0	1	1	9

2.5 译码器和编码器

- 译码器

- 七段数字译码显示系统

- 荧光数码管是分段式半导体显示器件，7个**发光二极管**组成7个发光段。当外加正向电压时，发光二极管可以将电能转换成光能，从而发出清晰悦目的光线。
 - 发光二极管显示电路有两种连接方式：一种是7个发光二极管共用一个阳极，称为**共阳极电路**。另一种是7个发光二极管共用一个阴极，称为**共阴极电路**，
 - 如图2.25所示。BS201A采用了共阴极电路，故**译码器的输出 $a\sim g$** 分别加到7个阳极上，但只有在阳极上呈高电位的二极管导通发光，显示0~9中相应的十进制数字。

2.5 译码器和编码器

- 译码器

- 七段数字译码显示系统

- 74LS48是中规模BCD 码七段显示译码/驱动器，可提供较大的电流流过发光二极管。
 - 表2.8列出了74LS48的译码功能表。4个输入信号 $D_3 \sim D_0$ ，对应四位二进制码输入；7个输出信号 $a \sim g$ ，对应七段字形。译码输出为1时，荧光数码管的相应字段点亮。例如 $D_3D_2D_1D_0 = 0001$ 时译码器输出b和c为1，故将b段、c 段点亮，显示数字“1”。当 $D_3D_2D_1D_0 = 0101$ 时译码器输出 a, c, d, f, g 为1，故将对应的各段点亮，显示数字“5”。

1. 二进制译码器

输入：n位代码；

输出：从 2^n 个信息中译出一个有效信息。




(1) 3:8译码器（74138）


1) 功能与结构：

输入端：使能端、地址端。

输出端：低电平有效。



符号




引脚排列



$$\overline{G_2} = \overline{G_{2A}} + \overline{G_{2B}}$$

输入		输出										
使能	选择											
G_1	$\overline{G_2}$	A_2	A_1	A_0	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
×	1	×	×	×	1	1	1	1	1	1	1	1
0	×	×	×	×	1	1	1	1	1	1	1	1
1	0	0	0	0	1	1	1	1	1	1	1	0
1	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	1	1	1	1	1	1	0	1	1	1
1	0	1	0	0	1	1	1	0	1	1	1	1
1	0	1	0	1	1	1	0	1	1	1	1	1
1	0	1	1	0	1	0	1	1	1	1	1	1
1	0	1	1	1	0	1	1	1	1	1	1	1


译码器的输出端对应一个最小项的非。



$$\left\{ \begin{array}{l} Y_0 = \overline{m_0} \\ Y_1 = \overline{m_1} \\ Y_2 = \overline{m_2} \\ Y_3 = \overline{m_3} \\ Y_4 = \overline{m_4} \\ Y_5 = \overline{m_5} \\ Y_6 = \overline{m_6} \\ Y_7 = \overline{m_7} \end{array} \right.$$




(2) 双2:4译码器74LS139



G	A ₁	A ₀	Y ₀	Y ₁	Y ₂	Y ₃
1	X	X	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0

(2) 双2:4译码器74LS139





G	A ₁	A ₀	Y ₀	Y ₁	Y ₂	Y ₃
1	X	X	1	1	1	1
0	0	0	0	1	1	1
0	0	1	1	0	1	1
0	1	0	1	1	0	1
0	1	1	1	1	1	0


3. 应用举例

(1) 提供片选

用3—8译码器构成4—16译码器



用3-8译码器74138和2-4译码器74139扩展成5-32译码器



0000

0001

1101

0000

1111

1000



0101

1111

0001

1111


用4选1的数据选择器构成16选1的数据选择器




0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111

(2) 地址译码

存储器、外设地址译码



写出：该译码器选择的地址范围； Y_0 、 Y_1 、 Y_2 的地址译码范围（用16进制数表示-**Hexadecimal**）




① 1000H~1FFFH


② Y_0 :
1000H~11FFH
 Y_1 :
1200H~13FFH
 Y_2 :
1400H~15FFH

A_{15}	A_{14}	A_{13}	A_{12}	A_{11}	A_{10}	A_9	A_8	A_7	A_6	A_5	A_4	A_3	A_2	A_1	A_0
0	0	0	1	C	B	A	×	×	×	×	×	×	×	×	×

某计算机用地址 $A_9 \sim A_0$ 选择外设，设备A、B、C的选择地址分别为：
 $20H \sim 2FH$ 、 $40H \sim 4FH$ 、 $70H \sim 7FH$ ，请设计地址译码器。（用74LS138实现）



A_9	A_8	A_7	A_6	A_5	A_4	$A_3 \cdots$	A_0
0	0	0	0	1	0	X	X
0	0	0	1	0	0	X	X
0	0	0	1	1	1	X	X




(3) 实现逻辑函数


实现多输出组合逻辑电路，*且无需化简过程。*

$$F(A,B,C) = m_3 + m_5 + m_6 + m_7 = \overline{\overline{m_3} \cdot \overline{m_5} \cdot \overline{m_6} \cdot \overline{m_7}} = \overline{Y_3 \cdot Y_5 \cdot Y_6 \cdot Y_7}$$

用译码器(低电平) 和
与非门实现逻辑函数。
一般，n个地址端的译
码器可实现最多n变量
的逻辑函数。



例：分析所示电路的逻辑功能。



A B C D	F
0 0 0 0	0
0 0 0 1	0
0 0 1 0	0
0 0 1 1	0
0 1 0 0	0
0 1 0 1	0
0 1 1 0	0
0 1 1 1	0
1 0 0 0	0
1 0 0 1	0
1 0 1 0	1
1 0 1 1	1
1 1 0 0	1
1 1 0 1	1
1 1 1 0	1
1 1 1 1	1

当A=1时，有：

$$F = \overline{Y_2} \overline{Y_3} \overline{Y_4} \overline{Y_5} \overline{Y_6} \overline{Y_7} = \overline{m_2} \cdot \overline{m_3} \cdot \overline{m_4} \cdot \overline{m_5} \cdot \overline{m_6} \cdot \overline{m_7}$$

$$= \overline{B} \overline{C} \overline{D} + \overline{B} C \overline{D} + \overline{B} C D + B \overline{C} \overline{D} + B \overline{C} D + B C \overline{D} + B C D$$

当输入大于9时，输出为1。

例：用译码器74LS138和适当的与非门实现全减器的功能

真值表

输出表达式变为最小项之非


A_i	B_i	C_{i-1}	G_i	D_i
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

$$G_i(A_i, B_i, G_{i-1}) = m_1 + m_2 + m_3 + m_7 = \overline{m_1 \cdot m_2 \cdot m_3 \cdot m_7}$$

$$= \overline{Y_1 \cdot Y_2 \cdot Y_3 \cdot Y_7}$$

$$D_i(A_i, B_i, G_{i-1}) = m_1 + m_2 + m_4 + m_7 = \overline{m_1 \cdot m_2 \cdot m_4 \cdot m_7}$$

画电路图




用1片74LS138和与非门设计一判定电路，在主裁同意的前提下，三名副裁多数同意，成绩才被承认。

输入：主裁A，副裁B， C， D,同意为1

输出：F=1 承认

A B C D	F
0 0 0 0	0
0 0 0 1	0
0 0 1 0	0
0 0 1 1	0
0 1 0 0	0
0 1 0 1	0
0 1 1 0	0
0 1 1 1	0
1 0 0 0	0
1 0 0 1	0
1 0 1 0	0
1 0 1 1	1
1 1 0 0	0
1 1 0 1	1
1 1 1 0	1
1 1 1 1	1




某单位举办军民联欢会，军人持红票入场，群众持黄票入场，持绿票者军民均可入场。用1片74LS138实现此要求。

【解】 $A=1$ 军人， $A=0$ 群众

BC
 00 无票
 01 黄票
 10 红票
 11 绿票
 $Y=1$ 可入场，

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1


$$Y = m_1 + m_3 + m_6 + m_7$$




(4) 译码器作数据分配器


由74LS138构成的1路-8路数据分配器

输 入		输出
地址	使能	
A ₂ A ₁ A ₀	E	F ₀ F ₁ F ₂ F ₃ F ₄ F ₅ F ₆ F ₇
x x x	0	1 1 1 1 1 1 1 1
0 0 0	1	D 1 1 1 1 1 1 1
0 0 1	1	1 D 1 1 1 1 1 1
0 1 0	1	1 1 D 1 1 1 1 1
1 1 1	1	1 1 1 1 1 1 1 D



Time Division Multiplexing (TDM) (时分复用)






输 入			输 出									
地址		使能										
A ₂	A ₁	A ₀	E	F ₀	F ₁	F ₂	F ₃	F ₄	F ₅	F ₆	F ₇	
x	x	x	0	1	1	1	1	1	1	1	1	
0	0	0	1	D	1	1	1	1	1	1	1	
0	0	1	1	1	D	1	1	1	1	1	1	
0	1	0	1	1	1	D	1	1	1	1	1	
1	1	1	1	1	1	1	1	1	1	1	D	

两片双2:4译码器构成8路数据分配器。

(5) 译码器的其他应用


一个3位二进制数等值比较器。



2、二 - - 十进制译码器 (74LS42)

输入：8421BCD 码；

输出：与十进制数字相对应的10个信号。





A_3	A_2	A_1	A_0	Y_9	Y_8	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
0	0	0	0	1	1	1	1	1	1	1	1	1	0
0	0	0	1	1	1	1	1	1	1	1	0	1	1
0	0	1	0	1	1	1	1	1	1	0	1	1	1
0	0	1	1	1	1	1	1	1	0	1	1	1	1
0	1	0	0	1	1	1	1	0	1	1	1	1	1
0	1	0	1	1	1	1	0	1	1	1	1	1	1
0	1	1	0	1	1	0	1	1	1	1	1	1	1
0	1	1	1	1	1	0	1	1	1	1	1	1	1
1	0	0	0	1	0	1	1	1	1	1	1	1	1
1	0	0	1	0	1	1	1	1	1	1	1	1	1



冗余码输出：1 1 1 1 1 1 1 1 1 1

3、 七段显示译码器

数字显示电路由显示译码器、驱动器和显示器三部分组成。








(1) 外部功能

显示译码器74LS48（共阴极）显示功能。

引脚复用技术

$\overline{LT}$	$\overline{RBI}$	$\overline{BI}/\overline{RBO}$	$A_3 A_2 A_1 A_0$	a	b	c	d	e	f	g	说明
0	X	1	X X X X	1	1	1	1	1	1	1	试灯
X	X	0	X X X X	0	0	0	0	0	0	0	熄灭
1	0	0	0 0 0 0	0	0	0	0	0	0	0	灭0
1	1	1	0 0 0 0	1	1	1	1	1	1	0	显示 0
1	X	1	0 0 0 1	0	1	1	0	0	0	0	1
1	X	1	0 0 1 0	1	1	0	1	1	0	1	2
1	X	1	0 0 1 1	1	1	1	1	0	0	1	3
1	X	1	0 1 0 0	0	1	1	0	0	1	1	4
1	X	1	0 1 0 1	1	0	1	1	0	1	1	5
1	X	1	0 1 1 0	0	0	1	1	1	1	1	6
1	X	1	0 1 1 1	1	1	1	0	0	0	0	7
1	X	1	1 0 0 0	1	1	1	1	1	1	1	8
1	X	1	1 0 0 1	1	1	1	0	0	1	1	9



灯测试输入端 $\overline{LT}$


熄灭输入端 $\overline{BI}$

灭0输入端 $\overline{RBI}$

灭0输出端 $\overline{RBO}$

Lamp Test, Ripple Blanking Input, Blanking Input/Ripple Blanking Output

(2) 数码显示电路的动态灭零



整数部分：高位的 $\overline{BI} / \overline{RBO}$ 与低位的 $\overline{RBI}$ 相连

小数部分：低位的 $\overline{BI} / \overline{RBO}$ 与高位的 $\overline{RBI}$ 相连

译码器的特点：

1. 译中的输出通道为 0；
2. 有使能控制端；
3. 提供地址译码、片选信号；
4. 可实现多输出的函数发生器，且输出加与非门。

◆ 常用的**MSI**译码器有：

- 双2:4译码器 74XX139
- 3:8译码器 74XX138
- 4:16译码器 74XX156

典型显示译码器：

- 74LS47： 驱动共阳极数码管
- 74LS48： 驱动共阴极数码管

2.5 译码器和编码器




图 2.26 普通编码器

• 编码器

- 在数字系统中，要对所处理的信息或数据赋予二进制代码，称为**编码**。用来完成编码工作的电路就称为**编码器**。前述的译码器实现的是“多对一”译码，而编码器则实现“一对多”译码。
- 普通编码器

2.5 译码器和编码器

表 2.9 普通编码器真值表

输 入	输出 BCD 码			
十进制数字信号	D_3	D_2	D_1	D_0
I_0	0	0	0	0
I_1	0	0	0	1
I_2	0	0	1	0
I_3	0	0	1	1
I_4	0	1	0	0
I_5	0	1	0	1
I_6	0	1	1	0
I_7	0	1	1	1
I_8	1	0	0	0
I_9	1	0	0	1

图2.26所示为一个普通编码器的结构框图(a)和逻辑图(b)。编码器的每个输入端可连接一个代表十进制数符的信号。有4条输出线，组成BCD码，其中 D_3 为高位， D_0 为低位。真值表如表2.9所示。

2.5 译码器和编码器

由真值表可以写出BCD 码输出函数的表达式：

$$D_3 = I_8 + I_9$$

$$D_2 = I_4 + I_5 + I_6 + I_7$$

$$D_1 = I_2 + I_3 + I_6 + I_7$$

$$D_0 = I_1 + I_3 + I_5 + I_7 + I_9$$

当某一条输入线上有信号1时，电路将输出与该十进制数相对应的二进制码。当 I_6 线上有信号1 时， $D_3D_2D_1D_0$ 输出0110=(6)₁₀，而当 $I_1\sim I_9$ 线都无信号时(均为0)， $D_3D_2D_1D_0$ 输出为0000。因此该电路是将十进制数符0~9编成BCD 码的编码电路。

2.5 译码器和编码器

- 编码器
 - 优先编码器
 - 普通编码器对输入线是有限制的，即在任意一时刻所有输入线中只允许一个输入线上有信号，否则编码器将发生混乱。为了解决这一问题，可采用优先编码器，它允许多个输入信号同时有效。
 - 设计时预先对所有输入按优先顺序进行排队，当多个输入同时有效时，只对其中优先级别最高的输入信号编码，而对级别较低的输入信号不予理睬。

表2.10列出了优先编码器74LS148功能表，它是8线-3线编码器。其中EI,E0两个信号端用来扩展用。

表 2.10 8 线-3 线优先编码器 74LS148 功能表

十进制数字信号输入								二进制数反码输出			控制	
$\bar{I}_0$	$\bar{I}_1$	$\bar{I}_2$	$\bar{I}_3$	$\bar{I}_4$	$\bar{I}_5$	$\bar{I}_6$	$\bar{I}_7$	$\bar{D}_2$	$\bar{D}_1$	$\bar{D}_0$	EI	EO
1	1	1	1	1	1	1	1	1	1	1	1	0
×	×	×	×	×	×	×	0	0	0	0	0	1
×	×	×	×	×	×	0	1	0	0	1	0	1
×	×	×	×	×	0	1	1	0	1	0	0	1
×	×	×	×	0	1	1	1	0	1	1	0	1
×	×	×	0	1	1	1	1	1	0	0	0	1
×	×	0	1	1	1	1	1	1	0	1	0	1
×	0	1	1	1	1	1	1	1	1	0	0	1
0	1	1	1	1	1	1	1	1	1	1	0	1

从功能表看出，输入输出的有效信号都是低电平。在输入中，角标越大，优先级越高， $\bar{I}_7$ 优先级最高。当 $\bar{I}_7=0$ 时，不管其他输入是什么，都是对 $\bar{I}_7$ 编码， $\bar{D}_2\bar{D}_1\bar{D}_0 = 000$ ($\bar{I}_7$ 的反码)，即 $I_7=111$ 。当输入 $\bar{I}_7=1, \bar{I}_6=0$ 时，不管其他输入是什么，都是对 $\bar{I}_6$ 编码， $\bar{D}_2\bar{D}_1\bar{D}_0 = 001$ ，即 $I_6=110$ 。其余类推。




图 2.27 2 片 74LS148 组成优先编码器

图2.27画出了74LS148 的逻辑符号及其扩展连接图，其中EI为允许输入，EO为允许输出。两片74LS148扩展成16线-4线优先编码器(原码输出)

【例15】 设计十进制数字键盘的编码逻辑。




图 2.28 十进制数字键盘的编码逻辑

【例15】 设计十进制数字键盘的编码逻辑。




图 2.28 十进制数字键盘的编码逻辑

【例15】 设计十进制数字键盘的编码逻辑。

解：图2.28画出了十进制数字键盘的编码逻辑。

键盘上有10个数字按键，每一个十进制数字代表一个二进制按键开关。

二进制按键开关通过一个电阻连接到直流电源+V上。

当某一个二进制按键开关按下时(例如十进制数“9”) I_9 线上产生一个低电平，而其他的输入线均为高电平。

$I_1 \sim I_9$ 输入信号同时送至优先编码器74HC147进行编码，最后输出BCD码 $D_3D_2D_1D_0 = 0110$ (反码值)，其原码为1001，即完成十进制数“9”的编码。

思考题：为什么十进制数字“0”的键盘信号 I_0 不送到编码器？

2.6 数据比较器和加法器




图 2.29 4 位二进制数比较器


• 数据比较器

- 在数字系统中，经常需要比较两个数的大小，这两个数可以是二进制数，也可以是其他进制数的代码。如果是其他进制数，先要转换成二进制数。用来完成两组二进制数码大小比较的逻辑电路，称为**数据比较器**。

二、 编码器(Encoder)

将十进制数或其它信息转换成二进制代码。

{ 二进制优先编码器
二~十进制优先编码器



1. 二进制编码器

(1) 8—3优先编码器（74LS148）

输入8个信号，输出3位二进制代码。

1) 功能与结构


输入信号：数据输入（7线最高）、

E_I ：输入使能

输出信号：代码输出（反码）、

使能输出 E_O ——无输入信号标志（容量扩展）

G_S ——有效输出标志




输 入									输 出			
$\overline{E_I}$	$\overline{I_7}$	$\overline{I_6}$	$\overline{I_5}$	$\overline{I_4}$	$\overline{I_3}$	$\overline{I_2}$	$\overline{I_1}$	$\overline{I_0}$	$\overline{Y_2}$	$\overline{Y_1}$	$\overline{Y_0}$	$\overline{G_s}$ $\overline{E_o}$
1	×	×	×	×	×	×	×	×	1	1	1	1 1
0	1	1	1	1	1	1	1	1	1	1	1	1 0
0	0	×	×	×	×	×	×	×	0	0	0	0 1
0	1	0	×	×	×	×	×	×	0	0	1	0 1
0	1	1	0	×	×	×	×	×	0	1	0	0 1
0	1	1	1	0	×	×	×	×	0	1	1	0 1
0	1	1	1	1	0	×	×	×	1	0	0	0 1
0	1	1	1	1	1	0	×	×	1	0	1	0 1
0	1	1	1	1	1	1	0	×	1	1	0	0 1
0	1	1	1	1	1	1	1	0	1	1	1	0 1

被禁止

无输入


I_0 编码



2. 二一十进制（BCD码）优先编码器(74LS147)

将十进制数编成二进制代码。


I_9	I_8	I_7	I_6	I_5	I_4	I_3	I_2	I_1	Y_3	Y_2	Y_1	Y_0
0	×	×	×	×	×	×	×	×	0	1	1	0
1	0	×	×	×	×	×	×	×	0	1	1	1
1	1	0	×	×	×	×	×	×	1	0	0	0
1	1	1	0	×	×	×	×	×	1	0	0	1
1	1	1	1	0	×	×	×	×	1	0	1	0
1	1	1	1	1	0	×	×	×	1	0	1	1
1	1	1	1	1	1	0	×	×	1	1	0	0
1	1	1	1	1	1	1	0	×	1	1	0	1
1	1	1	1	1	1	1	1	0	1	1	1	0




应用：数字键盘接口


3 编码器容量扩展

1)用74LS148设计16:4优先编码器。




15	14	8	7	1	0	A ₃	A ₂	A ₁
A ₀								
0	x	x	x	x	x	0	0	0
1	0	x	x	x	x	0	0	1
1	1	1	1	0	x	0	1	1
1	1	1	1	1	0	1	0	0
1	1	1	1	1	1	1	0	0
1	1	1	1	1	1	1	1	1






2) 用一片8—3优先编码器构成二——十进制优先编码器，输入低电平有效，输出为原码。




输 入										输 出			
9	8	7	6	5	4	3	2	1	0	Z ₃	Z ₂	Z ₁	Z ₀
0	x	x	x	x	x	x	x	x	x	1	0	0	1
1	0	x	x	x	x	x	x	x	x	1	0	0	0
1	1	0	x	x	x	x	x	x	x	0	1	1	1
1	1	1	1	1	1	1	1	1	0	0	0	0	0



输 入										输 出			
9	8	7	6	5	4	3	2	1	0	Z_3	Z_2	Z_1	Z_0
0	x	x	x	x	x	x	x	x	x	1	0	0	1
1	0	x	x	x	x	x	x	x	x	1	0	0	0
1	1	0	x	x	x	x	x	x	x	0	1	1	1
1	1	1	1	1	1	1	1	1	0	0	0	0	0

带中断控制的优先级管理（总线仲裁器=编码器+译码器）




编码器的特点：

1. 高位优先编码；
2. 反码输出；
3. 有使能输入、输出；
4. 有输出有效标志

74XX147——10线-BCD码编码器

74XX148——8线-3线优先权编码器



2.6 数据比较器和加法器

- 数据比较器

- 图2.29(a) 所示为4位数据比较器 (COMP) 的逻辑功能框图。输入的一组二进制数 $A_3A_2A_1A_0$ (A_3 为高位), 另一组二进制数为 $B_3B_2B_1B_0$ (B_3 为高位)。两组数比较的结果, 只能是输出 $A > B$, $A = B$, $A < B$ 三种情况中的一种。例如 $B_3B_2B_1B_0 = 0111$, $A_3A_2A_1A_0 = 0011$, 则输出 $A < B$ 端为高电平, $A = B$ 端和 $A > B$ 端为低电平。
- 图2.29(b) 是4位比较器74HC85的逻辑符号与引脚图。它是16脚的封装, 引脚编号列在外边括号内。

表 2.11 4 位比较器 74HC85 功能表

比较输入				级联输入			输 出		
a_3b_3	a_2b_2	a_1b_1	a_0b_0	$a > b$	$a < b$	$a = b$	$A > B$	$A < B$	$A = B$
$a_3 > b_3$	×	×	×	×	×	×	1	0	0
$a_3 < b_3$	×	×	×	×	×	×	0	1	0
$a_3 = b_3$	$a_2 > b_2$	×	×	×	×	×	1	0	0
$a_3 = b_3$	$a_2 < b_2$	×	×	×	×	×	0	1	0
$a_3 = b_3$	$a_2 = b_2$	$a_1 > b_1$	×	×	×	×	1	0	0
$a_3 = b_3$	$a_2 = b_2$	$a_1 < b_1$	×	×	×	×	0	1	0
$a_3 = b_3$	$a_2 = b_2$	$a_1 = b_1$	$a_0 > b_0$	×	×	×	1	0	0
$a_3 = b_3$	$a_2 = b_2$	$a_1 = b_1$	$a_0 < b_0$	×	×	×	0	1	0
$a_3 = b_3$	$a_2 = b_2$	$a_1 = b_1$	$a_0 = b_0$	1	0	0	1	0	0
$a_3 = b_3$	$a_2 = b_2$	$a_1 = b_1$	$a_0 = b_0$	0	1	0	0	1	0
$a_3 = b_3$	$a_2 = b_2$	$a_1 = b_1$	$a_0 = b_0$	0	0	1	0	0	1

表2.11列出4位比较器74HC85的功能表。

从功能表看出，当两个4位数比较时，先比较最高位，最高位相同时比较次高位，依此类推。

例如：

- $a_3 > b_3$ 时，不管其他输入如何，必有输出 $(A > B) = 1$ 。
- $a_3 = b_3$, $a_2 > b_2$ 时，必有输出 $(A > B) = 1$ 。
- $a_3 = b_3$, $a_2 = b_2$, $a_1 > b_1$ 时，必有输出 $(A > B) = 1$ 。
- $a_3 = b_3$, $a_2 = b_2$, $a_1 = b_1$, $a_0 > b_0$ 时，必有输出 $(A > B) = 1$ 。

功能表的最下面三行表示，比较输出还与级联输入有关。

在进行4位数比较时，必须将级联输入 $a < b$ 和 $a > b$ 接地， $a = b$ 接高电平。级联输入端用于4位比较器的扩展。

当比较位数超过4位时，可以将两片或多片74HC85 级联使用。例如，将两片4位比较器组成8位比较器，此时，低4位和高4位输入信号，分别加到两个比较器的输入端，低4位比较器的三个输出分别对应接到高4位比较器的三个级联输入端 $a > b$ ， $a = b$ ， $a < b$ 。比较结果则由高4位比较器输出端输出。

§ 2.6 数值比较器和加法器

§2.6.1 数值比较器 (comparator)

比较两个二进制数的大小。


1. 四位数值比较器 (74LS85)

1) 结构与功能:


输入信号: 数码输入

级联输入 (低位比较结果)

输出信号: 比较结果




比较输入								级联输入			输出		
A_3	B_3	A_2	B_2	A_1	B_1	A_0	B_0	$A > B$	$A < B$	$A = B$	$P_{A > B}$	$P_{A < B}$	$P_{A = B}$
1	0	×	×	×	×	×	×	×	×	×	1	0	0
0	1	×	×	×	×	×	×	×	×	×	0	1	0
$A_3=B_3$	1	0	×	×	×	×	×	×	×	×	1	0	0
$A_3=B_3$	0	1	×	×	×	×	×	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	1	0	×	×	×	×	×	×	×	1	0	0
$A_3=B_3$	$A_2=B_2$	0	1	×	×	×	×	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	1	0	×	×	×	×	×	×	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	0	1	×	×	×	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	1	0	×	×	×	×	×	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	1	×	×	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	1	0	×	×	×	×	×	1	0	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	1	×	×	×	×	×	0	1	0
$A_3=B_3$	$A_2=B_2$	$A_1=B_1$	$A_0=B_0$	0	0	1	×	×	×	×	0	0	1



注意：级联输入信号只能有一个为高电平，要避免其他输入可能。

例 用一片四位比较器 (74LS85) 比较三位二进制数。



【例16】 使用74HC85比较器组成8位比较器。





图 2.30 使用 2 片 74HC85 组成 8 位比较器

解：需要2片74HC85比较器，才能组成8位比较器。它们的级联扩展见图2.30所示。

思考题：你能利用74HC85组成16位比较器吗？

例 用两片四位比较器（74LS85）比较八位二进制数。

解：利用级联输入，采用分段比较方法，由高位开始，逐级向低位进行。



最低位级联输入接固定信号。

2.6 数据比较器和加法器




图 2.31 串行加法器框图

- 加法器

- 加法器是计算机或其他数字系统对二进制数进行运算处理的组合逻辑构件。按进位信号产生的方法不同，可分为串行加法器和并行加法器两种。

- 串行加法器

2.6 数据比较器和加法器

表 2.12 FA 真值表

A_i	B_i	C_{i-1}	S_i	C_i
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

串行加法器逻辑结构如图 2.31(a) 所示, 它由多个全加器 (FA) 串行连接而成。每一个 FA 是一位加法器, 有三个输入 (加数 A_i , 被加数 B_i , 低位的进位信号 C_{i-1}), 两个输出 (和数 S_i , 向高位的进位信号 C_i), 其真值表如表 2.12 所示。

2.6 数据比较器和加法器

从真值表可得到一位全加器FA的逻辑表达式：

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = A_i B_i + A_i C_{i-1} + B_i C_{i-1} = A_i B_i + (A_i \oplus B_i) C_{i-1}$$

采用异或门、二输入与门、二输入或门三种器件，可画出一位全加器FA的逻辑电路图，如图2.31(b)所示。

思考题：假设与门、或门延迟时间 $\bar{t}_y = 10ns$ ，异或门延迟时间 $\bar{t}_y = 30ns$ ，串行加法器位数32位，完成一次加法运算的时间是多少？

2.6 数据比较器和加法器

- 加法器

- 并行加法器

- 串行加法器须将低位全加器产生的进位信号逐位向高一位全加器上传递。因此，加法器求和的最高位输出必须等到各位进位信号逐位传递后才能形成，工作速度很慢。
 - 为了提高工作速度，可采用4位超前进位并行加法器74LS283，其逻辑图示于图2.32。

2.6 数据比较器和加法器




图 2.32 4 位超前进位加法器 74LS283 逻辑图

并行加法器：

设两个加数 $A = A_3A_2A_1A_0$ ， $B = B_3B_2B_1B_0$ ，并行加法器表达式如下：

$$S_1 = A_1 \oplus B_1 \oplus C_0 \quad C_1 = A_1B_1 + (A_1 \oplus B_1)C_0$$

$$S_2 = A_2 \oplus B_2 \oplus C_1 \quad C_2 = A_2B_2 + (A_2 \oplus B_2)C_1$$

$$S_3 = A_3 \oplus B_3 \oplus C_2 \quad C_3 = A_3B_3 + (A_3 \oplus B_3)C_2$$

$$S_4 = A_4 \oplus B_4 \oplus C_3 \quad C_4 = A_4B_4 + (A_4 \oplus B_4)C_3$$

设 G_i 为进位生成项， P_i 为进位传递项，即有：

$$G_i = A_iB_i \quad P_i = A_i \oplus B_i$$

则 $C_i = G_i + P_iC_{i-1}$

采用递推公式，进位表达式变为：

$$C_1 = G_1 + P_1 C_0$$

$$C_2 = G_2 + P_2 C_1 = G_2 + P_2 G_1 + P_2 P_1 C_0$$

$$C_3 = G_3 + P_3 C_2 = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 C_0$$

$$C_4 = G_4 + P_4 C_3 = G_4 + P_4 G_3 + P_4 P_3 G_2 + P_4 P_3 P_2 G_1 + P_4 P_3 P_2 P_1 C_0$$

各位和的输出为：


$$S_i = P_i \oplus C_{i-1}$$

进位表达式表明，最低位的进位信号 C_0 可以超前传送到 C_4 , S_4 等各位上，从而大大加快了进位信号的传递时间

思考题：与门 $\bar{t}_y = 10\text{ns}$, 或非门 $\bar{t}_y = 20\text{ns}$, 异或门 $\bar{t}_y = 30\text{ns}$, 并行加法器位数4位，完成一次加法运算的时间是多少？


§2.6.2 加法器 (adder)

实现两个多位二进制数相加。



1) 串行进位加法器

把n位全加器串联起来，低位的进位输出连接到高位的进位输入。
进位逐级传递。



优点：结构简单。


缺点：速度慢。

$$S_i = A_i \oplus B_i \oplus C_{i-1}$$

$$C_i = A_i B_i + (A_i \oplus B_i) C_{i-1}$$

2) 超前进位加法器 (74LS83)

是各级进位同时发生，高位加法不必等低位的运算结果。
工作速度得以提高。




$$C_i = A_i B_i + (A_i \oplus B_i) C_{i-1}$$

$$\begin{array}{cc} \downarrow & \downarrow \\ G_i & P_i \end{array}$$

$$C_i = G_i + P_i C_{i-1}$$

$$S_i = P_i \oplus C_{i-1}$$

$$\begin{aligned} C_2 &= G_2 + P_2 C_1 = G_2 + P_2 (G_1 + P_1 C_0) = G_2 + P_2 (G_1 + P_1 (G_0 + P_0 C_{-1})) \\ &= G_2 + P_2 (G_1 + P_1 G_0 + P_1 P_0 C_{-1}) = G_2 + P_2 G_1 + P_2 P_1 G_0 + P_2 P_1 P_0 C_{-1} \end{aligned}$$



高位不需等待低位的计算结果。最低位的进位可以超前送到最高位及各位上。


输入:

$A_3 A_2 A_1 A_0$ 、 $B_3 B_2 B_1 B_0$


C_{-1} 是低位的进位

输出: $S_3 S_2 S_1 S_0$ 是四位和数,

C_3 是进位信号




符号



引脚排列

3) 全加器的应用


(1) 使用74LS83实现n位二进制加法运算。



(2) 代码转换:

- 利用全加器将 **5421** 码转换为 **2421** 码。

5421	2421	
0000	0000	0
0001	0001	1
0010	0010	2
0011	0011	3
0100	0100	4
1000	1011	5
1001	1100	6
1010	1101	7
1011	1110	8
1100	1111	9



(3) 用全加器构成二进制减法器（、乘法器）

利用 “加补” 概念，可将减法用加法来实现。

$$(A+B)_{\text{补}} = (A)_{\text{补}} + (B)_{\text{补}}$$
$$(A-B)_{\text{补}} = (A)_{\text{补}} + (-B)_{\text{补}}$$

9-6

	+9		1001
+) -6		+) 1010	
	+3		1 0011


6-9

	+6		0110
+) -9		+) 0111	
	-3		0 1101


有进位输出的差是正数，无进位输出的差是负数。

二进制减法器

$$S=A-B$$



二进制并行加法/减法器



(5) 用四位全加器构成8421码的加法电路

原则: 两位8421码相加, 和仍为8421码, 否则结果错误。

$$7 + 9 = 16$$

$$= (0001 \text{ } 0110)_{8421}$$

7 + 9	
	0111
+	1001
1	0000
+	0110
1	0110

$$7 + 5 = 12$$

$$= (0001 \text{ } 0010)_{8421}$$

7 + 5	
	0111
+	0101
	1100
+	0110
1	0010


一旦需要修正, 则8421码必有进位输出。


判 9 加 6 修正电路:

1) 当有进位输出 或 2) 当和数 > 9 ;

应修正让其产生进位, 且加 (0110) ;

设计两个一位8421BCD码加法电路应由三部分组成。





$S_3S_2 \backslash S_1S_0$					
		00	01	11	1
00					0
01					
11	1	1	1	1	
1			1	1	
0					

加6条件


$$F = C_0 + S_3S_2 + S_3S_1$$

有进
位

“和” 大于9

$$F = \overline{\overline{C_0}} \cdot \overline{\overline{S_3S_2}} \cdot \overline{\overline{S_3S_1}}$$

$$F = \overline{C_0} \cdot \overline{S_3 S_2} \cdot \overline{S_3 S_1}$$



相加之和小于9, 加0修正。

有进位或相加之和大于9, 加6修正。

C_0 作进位输出

2.7 奇偶校验器

- 奇偶校验的基本原理
 - 在数字通信中，二进制信息的传输可能出现差错(1变0, 0变1)。为了检验这种错误，常用的方法是一个字节的数据附加一个校验位，使1的个数成奇数(奇校验)或偶数(偶校验)。
 - 为了在所给的代码中产生或校验奇偶的正确性，经常应用这样一个基本原理：偶数个1, 它的和数总是0; 奇数个1, 它的和数总是1。

2.7 奇偶校验器




图 2.33 代码比特数求和逻辑

- 奇偶校验的基本原理
 - 因此，根据所给的代码中全部位数相加的和数来进行奇校验或偶校验。
 - 2比特求和可用1个异或门来产生，4比特求和可用3个异或门来产生，

2.7 奇偶校验器




图 2.34 74LS280 逻辑框图

- 图2.34示出芯片74LS280奇偶数校验发生器/校验器的逻辑框图，它用于9位的码组（8个数据位 $I_0 \sim I_7$ 和1个校验位 I_8 ），有2个输出 F_{ev} 和 F_{od} 。
- 当9个输入中1的个数为奇数时 $F_{od} = 1$ （高电平）， $F_{ev} = 0$ （低电平）；当9个输入中1的个数为偶数时 $F_{ev} = 1$ ， $F_{od} = 0$ 。

2.7 奇偶校验器




图 2.34 74LS280 逻辑框图

- 具有奇偶校验的数据传输

- 图2.34示出芯片74LS280 奇偶数校验发生器/校验器的逻辑框图，它用于9位的码组（8个数据位 $I_0 \sim I_7$ 和1个校验位 I_8 ），有2个输出 F_{ev} 和 F_{od} 。
- 当9个输入中1的个数为奇数时 $F_{od}=1$ （高电平）， $F_{ev}=0$ （低电平）；当9个输入中1的个数为偶数时 $F_{ev}=1$ ， $F_{od}=0$ 。显然这两个监督输出信号是互斥的。

2.7 奇偶校验器

表 2.13 74LS280 功能表

输 入	输 出	
$I_0 \sim I_8$ 中 1 的个数	F_{od}	F_{ev}
偶数 (0,2,4,6,8)	0	1
奇数 (1,3,5,7,9)	1	0




图 2.35 具有奇校验的数据传输

【例17】图2.35所示为利用两片9位奇偶校验器74LS280实现8位数据传输的系统。在信号的发送端发送的信息码由两部分组成，一部分是原来信息码 $I_0 \sim I_7$ ，另一部分是一位校验位 I_8 。此处采用奇校验($I_8=1$)，因此发送端的74LS280芯片用来产生9位码组中的奇监督位 F_{od} 信号：

$$F_{od} = (I_0 \oplus I_1 \oplus I_2 \oplus I_3 \oplus I_3 \oplus I_4 \oplus I_5 \oplus I_6 \oplus I_7) \oplus I_8$$

F_{od} 的取值使9位码组中1的个数成奇数，
即按74LS280功能表：

9位码组中1的个数为奇数时， $F_{od}=1$

9位码组中1的个数为偶数时， $F_{od}=0$

在接收端，第二片74LS280 对接收的9位码组进行奇校验，产生 F_{ev} 判别信号，以判定传输是否出错：

$$F_{ev} = \overline{(I_0 \oplus I_1 \oplus I_2 \oplus I_3 \oplus I_3 \oplus I_4 \oplus I_5 \oplus I_6 \oplus I_7) \oplus I_8}$$

如果 $F_{ev}=0$ ，表明码组中1的个数为奇数，传送正确。

如果 $F_{ev}=1$ ，表明码组中1的个数不是奇数，传送错误。

奇偶校验时，如果有两位同时出错，则不能检测。不过两位同时出错的概率很小，故奇偶校验被广泛应用。

9位奇偶校验器74LS280 既适用于奇校验，也适用于偶校验；既用于校验位的产生，也用于奇偶性的校验。其功能列于表2.13中。


思考题 你能画出74LS280 的内部逻辑图吗？

六、 奇偶校验器(74LS280)

1. 基本功能:

根据输入中1的奇偶来决定其输出值。

A~I	EVEN	ODD
偶数个“1”	1	0
奇数个“1”	0	1



$$ODD = A \oplus B \oplus C \oplus D \oplus E \oplus F \oplus G \oplus H \oplus I$$



$$EVEN = \overline{ODD}$$

$$= A \oplus B \oplus C \oplus D \oplus E \oplus F \oplus G \oplus H \oplus I \oplus 1$$

2. 奇偶校验器的应用：

1) 奇偶检验器

用74LS280构成8 位奇偶检验电路和
17 位奇偶检验电路




2) 奇偶校验位（监督位）发生器

用74LS280设计一个4位二进制码的偶校验位发生器

偶校验位（监督位）：


$$P = C_1 \oplus C_2 \oplus C_2 \cdots \oplus C_n$$




用74LS280设计一个4位二进制码的奇校验位发生器

奇校验位（监督位）：

$$P = C_1 \oplus C_2 \oplus C_2 \cdots \oplus C_n \oplus 1$$



3) 校验位产生 / 校验检测



接收无错: $F_{OD2} = 1$

接收门开启, 数据继续传送。

小结

- 组合逻辑电路、时序逻辑电路
- 组合逻辑分析
- 组合逻辑电路的等价变换
- 组合逻辑设计
- 常用的标准组合逻辑构件：
 - 数据选择器、数据分配器、译码器、编码器、数据比较器、加法器、奇偶校验器等。